2004년05월23일 19번
[전자공학] 그림과 같은 연산증폭기 회로의 출력전압 V0는 몇 V 인가? (단, R1=R2=2Ω, R3=R4=20Ω, V1=3V, V2=6V이다.)
- ① -0.2
- ② 0.2
- ③ -20
- ④ 20
(정답률: 알수없음)
문제 해설
이 회로는 비-인버팅 증폭기와 인버팅 증폭기를 결합한 것으로, V1은 비-인버팅 입력단에, V2는 인버팅 입력단에 연결되어 있다.
먼저, 비-인버팅 입력단에 인가되는 전압 V1은 R1과 R2를 통해 출력단에도 동일한 전압이 인가되므로, 출력전압 V0은 V1과 동일한 3V가 된다.
다음으로, 인버팅 입력단에 인가되는 전압 V2는 R3과 R4를 통해 출력단에 인가되는데, 이 때 V2는 인버팅 입력단에 연결되어 있으므로, 출력전압 V0은 V2의 반대극성으로 결정된다. 따라서, V2가 6V이므로, 출력전압 V0은 -6V가 된다.
따라서, V1과 V2를 모두 고려한 출력전압 V0은 3V - 6V = -3V가 된다.
하지만, 이 회로는 오퍼앰프를 사용하므로, 오퍼앰프의 오픈루프 전압이 존재하게 된다. 이 때문에 출력전압 V0은 실제로는 -3V보다 약간 더 작아지게 된다.
따라서, 정답은 "-0.2"이다.
먼저, 비-인버팅 입력단에 인가되는 전압 V1은 R1과 R2를 통해 출력단에도 동일한 전압이 인가되므로, 출력전압 V0은 V1과 동일한 3V가 된다.
다음으로, 인버팅 입력단에 인가되는 전압 V2는 R3과 R4를 통해 출력단에 인가되는데, 이 때 V2는 인버팅 입력단에 연결되어 있으므로, 출력전압 V0은 V2의 반대극성으로 결정된다. 따라서, V2가 6V이므로, 출력전압 V0은 -6V가 된다.
따라서, V1과 V2를 모두 고려한 출력전압 V0은 3V - 6V = -3V가 된다.
하지만, 이 회로는 오퍼앰프를 사용하므로, 오퍼앰프의 오픈루프 전압이 존재하게 된다. 이 때문에 출력전압 V0은 실제로는 -3V보다 약간 더 작아지게 된다.
따라서, 정답은 "-0.2"이다.
연도별
- 2022년04월24일
- 2021년05월15일
- 2020년08월22일
- 2019년09월21일
- 2018년09월15일
- 2017년09월23일
- 2017년03월05일
- 2016년10월01일
- 2016년03월06일
- 2015년09월19일
- 2015년03월08일
- 2014년09월20일
- 2014년03월02일
- 2013년09월28일
- 2013년03월10일
- 2012년09월15일
- 2012년03월04일
- 2011년10월02일
- 2011년03월20일
- 2010년09월05일
- 2010년05월09일
- 2009년08월30일
- 2009년05월10일
- 2008년09월07일
- 2008년05월11일
- 2007년09월02일
- 2007년05월13일
- 2006년09월10일
- 2006년05월14일
- 2005년09월04일
- 2005년05월29일
- 2004년05월23일
- 2003년05월25일