2021年10月02일 7번

[디지털 전자회로]
차동증폭기에서 두 입력 전압이 각각 V₁ = 50[μV], V₂ = 50[μV]일 때 출력전압은 얼마인가? (단, A_d는 차신호 이득이며, CMRR = 100 이다.)

① ∞
② 50Ad[μV]
③ 100Ad[μV]
④ 200Ad[μV]

(정답률: 64%)

문제 해설

차동증폭기는 차이 신호에 대해서만 증폭을 하고 공통 신호에 대해서는 증폭하지 않는다. 따라서 두 입력 전압이 같은 경우에는 출력 전압이 0[V]이 되어야 한다.

하지만 실제로는 입력 전압이 완전히 같지는 않을 것이다. 이 때 차동증폭기의 CMRR(Common Mode Rejection Ratio)가 중요한 역할을 한다. CMRR은 공통 신호에 대한 억제 비율을 나타내는 값으로, 값이 클수록 공통 신호에 대한 억제 효과가 높아진다.

문제에서 CMRR이 100이므로 공통 신호에 대한 억제 비율은 100배가 된다. 따라서 두 입력 전압이 같은 경우에도 출력 전압이 0[V]이 되지 않고, 50[μV]의 차이 신호가 증폭되어 출력된다.

증폭 이득이 A_d이므로, 출력 전압은 50[μV] × A_d이 된다. 따라서 정답은 "50A_d[μV]"가 된다.

이전 문제 다음 문제

연도별

진행 상황

0 오답

0 정답

2021年10月02일 7번

[디지털 전자회로] 차동증폭기에서 두 입력 전압이 각각 V1 = 50[μV], V2 = 50[μV]일 때 출력전압은 얼마인가? (단, Ad는 차신호 이득이며, CMRR = 100 이다.)

문제 해설

연도별

진행 상황

[디지털 전자회로]
차동증폭기에서 두 입력 전압이 각각 V₁ = 50[μV], V₂ = 50[μV]일 때 출력전압은 얼마인가? (단, A_d는 차신호 이득이며, CMRR = 100 이다.)